12/11/2013

Đào Tạo Kỹ Sư “Thiết Kế Vi Mạch”



KHÓA HC SƠ CP “THIT K VI MCH S

DESIGN OF DIGITAL INTEGRATED CIRCUITS


Thiết Kế Vi Mch, Thiết Kế IC là gì? Ti sao nên hc vi mch?


1.          Điu kin đăng ký hc phn:
Sau khi sinh viên đã hoàn thành các môn hc đin t cơ bn, mch s.


2.      Mc tiêu ca hc phn:

Sau khi hoàn tt chương trình môn hc này, ngưi hc có th:

-   Nm bt đưc các kiến thc cơ bn v quy trình thiết kế IC s.

-   Hiu đưc kiến thc v ASIC và ngôn ng lp trình (Verilog, Assembly, C, ngôn ng script trong Linux).

-   Review li kiến thc k thut s: Mch t hp và mch tun t.

-   Hc ngôn ng mô t phn cng Verilog (Hardware Description Language). 

-    ng dng Verilog trong vic thiết kế phn k thut s. ng dng thiết kế IP đơn gin. IP(Intellectual Property) đơn gin và nh trong Vi Điu Khin(MCU) như  IP: PWM(Pulse Width Modulation – B điu chế xung), TMR(Timer – B Đnh Thì).

-     ng dng Verilog xây dng môi trưng mô phng đ kim tra thiết kế. Môi trưng mô phng như là mt cái mch đ mà đt bng thiết kế(DUT – Design Under Test) vào mà kim tra xem thiết kế có li hay không? Sau khi xây dng môi trưng mô phng (Simulation Environment), chúng ta có th kim tra con chip như đang trên con chip tht bng nhng ngôn ng lp trình: ngôn ng C, ngôn ng Assembler, Verilog, System Verilog, …



4.      Cơ hi ngh nghip

     Nhu cu hin nay ngày càng nhiu Công Ty Thiết Kế Vi Mch nưc ngoài vào Vit Nam, ngun nhân lc Thiết Kế Vi Mch Vit Nam không  nhiu không th đáp ng cho nhu cu ca các doanh nghip nưc ngoài Renesas, AppliedMicro (AMCC), Intel, ESilicon (SDS), TMA  Solutions, ATVN(Arrive Technology), AWAH, Grey Stones, Splendid, ...

Sau Khóa hc Bn s có kh năng làm vic trong nhiu lĩnh vc đa dng như thiết kế, sn xut và cung cp các sn phm đin t, h thng máy tính và các vt liu bán dn.
Hơn hết, Sinh viên tt nghip có cơ hi  vào làm vic ti các Công ty Chip hàng đu ti Vit Nam như Renesas, ESilicon, ATVN, Grey Stones, ...


4.      Tóm tt ni dung hc phn

IC (Integrated circuit) có mt trong hu hết các thiết b đin t t gia dng nh bé như đin thoi, máy tính, máy in… cho đến các c máy sn xut công nghip khng l. Đa s các IC này là IC s (Digital Integrated Circuit) kết hp vi mt s linh kin tương t to nên b điu khin hot đng ca các thiết b đin t này. 

Chính vì vy, môn hc thiết kế IC s là môn hc cn thiết, nhm giúp sinh viên có th phi hp các cng logic cơ bn đ thiết kế IC s có chc năng mong mun và phân tích các IC s; s dng các công c (tools) thiết kế IC s.


- Vi Mch chính là IC (Integrated Circuit) hay còn gi là "Mch Tích Hp". 

- Thiết Kế Vi Mch S chính là làm thế nào đ tích hp mt mch s càng ln, nhiu chc năng, nhiu cng logic vào trong mt con chip IC s vi các tiêu chí cn đt như sau:

  + Làm thế nào có th tích hp càng nhiu chc năng (functions) vào trong mt con chip?

  + Làm thế nào đ con chip có th chy vi tc đ tn s hot đng (highest operation frequency) nhanh nht?

  + Làm thế nào đ con chip có công sut tiêu tn ngun nh nht (lowest power consumption)?

  + Làm thế nào đ con chip có kích thưc nh nht (minimum area)

  + Và điu quan trng hơn c là làm thế nào đ con chip không có li, thi gian hoàn tt con chip ngn nht và có chi phí thp nht?


5.      Ni dung chi tiết hc phn

                                               Lý Thuyết:
·         Phn 1: Principles of ASIC Design. 
·         Phn 2: ASIC Design Flow, ASIC Architecture, FPGA Architecture
·         Phn 3: FPGA & ASIC Advantages
·         Phn 4: Unit Cost Analysis
·         Phn 5: Time to Market
·         Phn 6: Design Cycle
·         Phn 7: FPGA & ASIC ; Design Flow Comparison
·         Phn 8: FPGA and ASIC Design Flows , Fundamentally Similar
·         Phn 9: Test

                                        Thc hành:
·         Phn 1: Linux Commands
·         Phn 2: S dng trình son tho Vi
·         Phn 3: Lp Trình Shell
·         Phn 4: Research modelSim tool Simulator
·         Phn 5: Practice verilog with compination circuit
·         Phn 6: Design Decoder Block:
·         Phn7: The Block diagram for testbench IP Decoder
·         Phn 8: Design Encoder Block.
·         Phn 9: The Block diagram for testbench IP Encoder
·         Phn 10: Basic IP Core
·         Phn 11: Testbech Block for Basic IP Core
·         Phn 12: 8 BIT TIMER

6.      Phn mm:
Phn mm bên trung tâm dy là phn mm Modelsim/Questasim ca Tp Đoàn Mentor Graphics.

7.      Hc phí:
Thi gian: 3 tháng                           Hc  phí: 3.000.000 VNĐ

8. Bng cp:
Hoàn thành toàn b bài tp, Semicon s kim tra “Thư  mc  bài tp” ca hc viên sau đó s quyết đnh cp giy chng nhn hoàn thành khóa hc “Thiết Kế Vi Mch” hay không?


9. Nhn xét:

H Thanh Tuyni Hc Bách Khoa )

Tôi đã bưc nhng bưc đi đu tiên trên con đưng thiết kế vi mch t trung tâm SEMICON này. Và nhng gì hc đưc đây không ch là kiến thc nn tng ca ngành thiết kế vi mch mà còn là phong cách làm vic ca ngưi trong ngành vi mch. Điu đó khiến tôi t tin hơn bao gi hết vào con đưng mà tôi đã chn. Cm ơn anh Dương cùng các anh ch ti Semicon.

Nguyn Đinh Hi ( Đi Hc Quc Tế)

Kiến thc Khóa Hc luôn sát vi kiến thc sau khi đi làm. Ging viên dy rt nhit tình, tn tâm. Cm ơn anh Tn luôn nhit tình trong mi bui thc hành trên máy tính. Đc bit, Hi xin cm ơn anh Dương luôn nhit tình trong mi bui hc. Anh luôn biết cách truyn đam mê v môn hc cho hc viên.



TTĐT Thiết Kế Vi Mch Semicon

Đa ch: VP Kỳ Duyên Lô A10 Đưng Trc, F.13, Q.Bình Thnh, Tp.HCM
HotLine: 0972 800 931
                                       Website: www.semiconvn.com